Nachricht

Oct 17, 2023

Ausgewählte Beiträge der DesignCon 2018

Design-News-Mitarbeiter | 27. Februar 2018 Wenn Sie die DesignCon verpasst haben, haben Sie viel verpasst.

Design-News-Mitarbeiter | 27. Februar 2018

Wenn Sie die DesignCon verpasst haben, haben Sie viel verpasst. Nachfolgend können Sie eine kleine Auswahl der mehr als 80 Fachbeiträge lesen, die auf der DesignCon 2018 von Ingenieurexperten aus den Bereichen Test und Messung, Leistungsintegrität und Signalintegrität präsentiert wurden.

Klicken Sie sich durch und gewinnen Sie Wissen über Verbindungssysteme, Augendiagramme, serielle Hochgeschwindigkeitsdatensignale, DC-DC-Wandler, DDR5 und mehr.

Merken Sie sich jetzt die DesignCon 2019 vom 29. bis 31. Januar in Ihrem Kalender vor!

Anwendung von IBIS-AMI-Techniken auf DDR5-AnalyseDDR5-Speicher soll mit Geschwindigkeiten von 3200 MT/s bis 6400 MT/s laufen. Diese Geschwindigkeiten liegen deutlich im Bereich, in dem Tx/Rx-Entzerrung verwendet wird, um eine zuverlässige Signalübertragung in seriellen Kanalanwendungen sicherzustellen. Es wird erwartet, dass DDR5 dieselben Techniken (FIR, CTLE, DFE) nutzt, um die Signalqualität zu verbessern, wenn die endgültige DDR5-Spezifikation veröffentlicht wird.

Während die DDR5-Signalgeschwindigkeiten die herkömmlichen SerDes-Geschwindigkeiten erreicht haben, gibt es erhebliche Unterschiede zwischen DDR- und seriellen Kanalanwendungen, darunter: • Kürzere Kanäle mit geringerem Verlust und mehr Diskontinuitäten und Reflexionen • Mehrere Treiber-/Empfängerkombinationen • Mehrere Signalabschlüsse • ​​Single-Ended-Signalisierung • Variabel Netzwerktopologien (DIMMs vorhanden oder nicht vorhanden) • Kurze Übertragungsstöße, gefolgt von Netzwerk-E/A-Neukonfiguration • Bidirektionale Signalisierung

Auf den ersten Blick scheint die Anwendung von SerDes-Entzerrungstechniken und AMI-Modellen ein offensichtlicher Ansatz zur Verbesserung der DDR5-Signalqualität zu sein. Eine genauere Betrachtung zeigt, dass sich die Designprobleme, die DDR5-Topologien mit sich bringen, deutlich von den Signalproblemen unterscheiden, für deren Bewältigung SerDes-Entzerrungstechniken ursprünglich entwickelt wurden. Allerdings kann eine durchdachte Anwendung von AMI-Modellen und AMI-Simulationstechniken deutlich machen, welche DDR5-Signalqualitätsprobleme von Bedeutung sind und welche Techniken am besten zu ihrer Überwindung eingesetzt werden können.

In diesem Artikel werden die Herausforderungen bei der Erzielung einer zuverlässigen Datenübertragung für ein DDR5-Datennetz mit unterschiedlichen Geschwindigkeiten untersucht. Wir diskutieren, wie eine AMI-Analyse verwendet werden kann, um zu identifizieren, welche Datenübertragungen die begrenzenden Faktoren für die Hochgeschwindigkeitsleistung sind, und welche Entzerrungs-/Modellierungstechniken verwendet werden können, um diese zu beheben.

Elastomerbasierte Verbindungen nutzen Wellenleiterstrukturen, um Terabit-Netzwerke durch Minimierung von Pathologien der physikalischen Schicht zu ermöglichen. In diesem Artikel stellen die Autoren ein neuartiges Verbindungssystem für die Internet-Infrastruktur von Netzwerk- und Rechenzentren vor. Diese Verbindung besteht aus einem vollständigen Differentialsystem einschließlich Twinax-Kabeln, die mithilfe einer Technologie, die den Stecker überflüssig machen kann, direkt an konventionell gefertigten Leiterplatten befestigt werden. Diese Topologie kann Verluste und Impedanzfehlanpassungen innerhalb des gesamten Übertragungssystems erheblich reduzieren. Die Verbindungsstruktur besteht aus einem Interposer, der direkt in die Platine eingesetzt wird. Der Interposer ist in zwei verschiedenen Topologien erhältlich: H-Pin und leitfähiges Elastomer. Beide Konfigurationen ermöglichen ein hohes Maß an Flexibilität bei der Gestaltung des Hochgeschwindigkeitssystems. Diese Flexibilität ermöglicht die Verwendung einer breiten Palette von PCB-Materialien zur Optimierung des Kosten-Leistungs-Verhältnisses.

Die Lücke zwischen der Compliance der Augenmaske, der BER und den BER-Konturen. In den letzten Jahrzehnten gab es verschiedene Methoden zur Behandlung von Augendiagrammen. Diese existieren nebeneinander und kollidieren in gewisser Weise. Ein Beispiel dafür ist die „Maskencompliance“. Von den 1950er bis Anfang der 1980er Jahre bestand die Maskenprüfung aus einer Fettstiftform, die auf das Fadenkreuz eines analogen Oszilloskops gezeichnet wurde … und Anweisungen, um sicherzustellen, dass die Oszilloskopspur innerhalb oder außerhalb der Form blieb.

Mit dem Aufkommen digitaler Oszilloskope erschienen Methoden, die diese Art von Tests genauer annäherten. Der Fettstift wurde aufgegeben. Die Maske wurde genauer spezifiziert und gezeichnet. Die Frage der Erkennung und Aufzeichnung eines Maskenverstoßes wurde sachlicher.

Wenn wir 20 bis 25 Jahre vorspulen, haben wir Vorstellungen über das Bitfehlerverhältnis (Bit Error Ratio, BER) und die Konturen einer konstanten BER, die auf der statistischen Analyse digitalisierter Wellenformen und Augendiagramme basieren. Maskentests gibt es immer noch … aber nur wenige scheinen genau zu wissen, was sie bedeuten; nur, dass sie umsichtig erscheinen. Hier untersuchen wir die Bedeutung von Augendiagramm-Maskentests, BER-Konturen, BER und die Beziehungen zwischen ihnen.

Verbesserung von TDECQ und SNDR zur besseren Charakterisierung serieller Datensignale und Pfad vom Maskentest zu TDEC-, SNDR- und TDECQ-Messungen. Der Test serieller Hochgeschwindigkeitsdatensignale hat sich vom Maskentest zum TDEC, Sender und Dispersionsaugenschluss weiterentwickelt. Mit der Umstellung der Signalisierung auf PAM4 bewegen sich die Messungen in zwei Richtungen: SNDR für PAM4 – Signal-Rausch- und Verzerrungsverhältnis, ein Sendertesttool, das Rauschen und andere nicht kompensierbare Merkmale in einer Gütezahl summiert; und das TDECQ-, Sender- und Dispersions-Eye-Closing-Strafquartär. Wir fassen diese Entwicklungen zusammen und zeigen in einer Originalarbeit Verbesserungen für SNDR und TDECQ für die nahe Zukunft.

Messen von Strom und Stromaufteilung von DC-DC-Wandlern Die Messung des Stroms in Leistungswandlern, insbesondere in schaltenden DC-DC-Wandlern, ist eine sehr wichtige Aufgabe. In diesem Artikel wird ein praktischer Bereich für die Zeitkonstanten festgelegt, die wir abdecken müssen, und die Wirksamkeit DSP-basierter Korrekturen für einige ausgewählte Zeitkonstantenwerte veranschaulicht. Es wird gezeigt und veranschaulicht, dass, obwohl die Spannung am Kondensator des RC-Elements auf der „ruhigen“ Ausgangsspannung basiert, der Gleichtaktspannungsbereich und die Gleichtaktunterdrückung des Messkreises aus mehreren Gründen immer noch sehr wichtig sind. In diesem Artikel werden das Grundrauschen, der Dynamikbereich, das Konfidenzniveau und die Messgeschwindigkeit der Impedanzmesslösung analysiert.

Untersuchung der Systemherausforderungen bei der Implementierung der Input/Output-(I/O)-Konnektivität von Rechenzentren der nächsten Generation. Während die Netzwerkbranche höhere Datenraten entwickelt, um die Anforderungen der nächsten Generation zu unterstützen, gibt es gleichzeitig auch Forderungen nach der Unterstützung höherer Input/Output-Ports (I/O). Dichte, höhere Verlustleistung des I/O-Moduls, verbesserte Signalintegrität, Aufrechterhaltung der Kabelreichweite und zufriedenstellende Leistung bei elektromagnetischen Störungen (EMI). In diesem Artikel werden wir die vergleichenden Unterschiede von drei hochmodernen Porttypen diskutieren, darunter Micro Quad Small Form-Factor Pluggable (microQSFP), Quad Small Form-Factor Pluggable Double Density (QSFP-DD) und Octal Small Form -Faktor steckbar (OSFP). Diese neuen I/O-Ports begegnen den widersprüchlichen Leistungsanforderungen auf unterschiedliche Weise und die vergleichenden Leistungsunterschiede werden mithilfe einer Kombination aus Simulations- und Messmethoden dargestellt. Es wird eine Zusammenfassung bereitgestellt, die die relative Fähigkeit der verschiedenen Hafentypen hervorhebt, den Marktanforderungen der nächsten Generation gerecht zu werden.

Leistungsstudie für elektrische 112G-Systeme basierend auf einer verbesserten Salz-SNR-Methodik. In der frühen Systementwurfsphase für 112G, wenn weder Silizium- noch Hardwarekomponenten verfügbar sind, wird ein verbessertes Salz-SNR-Analysemodell abgeleitet und eine Methodik zur Bewertung der Systemmarge eingeführt. Im Gegensatz zur traditionellen ICR-basierten Salz-Methode werden wichtige Rauschterme einbezogen, die als dominant gelten und in PAM4 viel höher gewichtet werden als in NRZ-Systemen. Leistungsobergrenzen wie maximal tolerierbare Einfügungsdämpfung und Übersprechen für ein „optimales“ Modulationsschema werden auf der Grundlage von sechs Backplane-Link-Architekturen analysiert und diejenigen mit höherer Wahrscheinlichkeit, die „Obergrenzen“ zu erreichen, werden auf der Grundlage einer vollständigen Kanalmodellierung für die Margenanalyse ausgewählt.

16 Gbit/s und mehr mit Single-Ended-I/O im Hochleistungs-GrafikspeicherGDDR5 hat sich zu einer führenden DRAM-Schnittstelle für Anwendungen entwickelt, die eine hohe Systembandbreite erfordern, wie Grafikkarten, Spielekonsolen und Hochleistungs-Rechnersysteme. Allerdings führen die Anforderungen neuerer Anwendungen zu einer noch höheren Speicherbandbreite. In dem Artikel wird die Entwicklung von GDDR6 als risikoärmere und kostengünstigere Lösung im Vergleich zu anderen Speicherlösungen mit hoher Bandbreite erörtert. Darüber hinaus führen wir GDDR6 ein, das im Vergleich zu GDDR5 eine zweifache Steigerung der Bandbreite pro Pin bietet und gleichzeitig die Kompatibilität mit dem etablierten GDDR5-Ökosystem aufrechterhält. Die Skalierung der Schaltungs- und Kanalleistung wird diskutiert und durch Messungen validiert, um das Potenzial für die Skalierung von GDDR6 auf 16 Gbit/s zu demonstrieren.

Weitere Informationen zu Textformaten